设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《无线通信FPGA设计》代码，包括matlab和verilog，全 ...

1 ... 40 41 42 434445 46 47 48 ... 77 / 77 页下一页

返回列表发新帖

楼主: qinzhijie842

《无线通信FPGA设计》代码，包括matlab和verilog，全

发表于 2012-8-26 14:47:19 | 显示全部楼层

谢谢学习

回复支持反对

发表于 2012-8-30 11:32:59 | 显示全部楼层

TAKE A LOOK

回复支持反对

发表于 2012-8-30 12:00:27 | 显示全部楼层

good good

回复支持反对

发表于 2012-9-12 15:57:35 | 显示全部楼层

下载下来了，谢谢

回复支持反对

发表于 2012-9-12 15:58:18 | 显示全部楼层

怎么不能回复了呢！

回复支持反对

发表于 2012-9-13 15:55:10 | 显示全部楼层

好东西，谢谢。

回复支持反对

发表于 2012-9-20 20:04:03 | 显示全部楼层

1# qinzhijie842

谢谢学习了！

回复支持反对

发表于 2012-10-14 13:40:21 | 显示全部楼层

下下来学习学习

回复支持反对

发表于 2012-10-29 09:18:26 | 显示全部楼层

不错的额

回复支持反对

发表于 2012-11-8 15:27:40 | 显示全部楼层

回复 1# qinzhijie842

不容易啊

回复支持反对

1 ... 40 41 42 434445 46 47 48 ... 77 / 77 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-19 06:39 , Processed in 0.103687 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表