设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《无线通信FPGA设计》代码，包括matlab和verilog，全 ...

1 ... 36 37 38 394041 42 43 44 ... 79 / 79 页下一页

返回列表发新帖

楼主: qinzhijie842

《无线通信FPGA设计》代码，包括matlab和verilog，全

发表于 2011-9-28 00:15:07 | 显示全部楼层

这个金币，麻烦的很啊。

回复支持反对

发表于 2011-9-28 01:14:53 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2011-9-28 07:10:32 | 显示全部楼层

Looks like a good reference, thank you

回复支持反对

发表于 2011-9-28 10:20:58 | 显示全部楼层

dddddddddddddddddd

回复支持反对

发表于 2011-9-30 14:04:06 | 显示全部楼层

xiexie

回复支持反对

发表于 2011-10-13 09:20:38 | 显示全部楼层

好东西，保留备份

回复支持反对

发表于 2011-10-18 22:03:26 | 显示全部楼层

有这么好的？

回复支持反对

发表于 2011-10-20 22:54:30 | 显示全部楼层

谢谢楼主分享，初来咋到，不胜感激

回复支持反对

发表于 2011-11-11 23:03:10 | 显示全部楼层

thanks

回复支持反对

发表于 2011-11-13 09:58:20 | 显示全部楼层

谢谢楼主的提供

回复支持反对

1 ... 36 37 38 394041 42 43 44 ... 79 / 79 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-18 01:20 , Processed in 0.107312 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表