设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › DDR Timing Closure – Physicaldesign and STA
1 ...3456789101112... 25下一页
返回列表 发新帖
楼主: nifan1977

DDR Timing Closure – Physicaldesign and STA

[复制链接]
jason_2008
发表于 2008-5-26 14:13:49 | 显示全部楼层

ddr

ddr good
回复 支持 反对

举报

virgos
发表于 2008-7-18 11:59:04 | 显示全部楼层
ti DSP的DDR2接口pcb设计
回复 支持 反对

举报

lgechao
发表于 2008-7-18 16:01:11 | 显示全部楼层
有dps自动校准的电路。
回复 支持 反对

举报

icerbbs
发表于 2008-8-5 23:07:45 | 显示全部楼层

xiexie

下来看看
谢谢！
回复 支持 反对

举报

amin2008
发表于 2008-8-5 23:43:41 | 显示全部楼层
不是很了解  看看
回复 支持 反对

举报

fantasysql
发表于 2008-8-11 10:57:23 | 显示全部楼层
不错不错
回复 支持 反对

举报

kuangjianghua
发表于 2008-8-11 14:55:49 | 显示全部楼层
好东西多多益善啊！！！！！
回复 支持 反对

举报

plmhinc8010
发表于 2008-8-14 18:57:31 | 显示全部楼层
:lol :lol
回复 支持 反对

举报

mitsubishi123
发表于 2008-9-9 09:06:20 | 显示全部楼层
最近剛好在研究, 謝謝了!!
回复 支持 反对

举报

jaceewen
发表于 2008-9-10 22:50:36 | 显示全部楼层
dddddddddddddddddddddddddddddd
回复 支持 反对

举报

下一页 »
1 ...3456789101112... 25下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 03:55 , Processed in 0.142693 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表