设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › DDR Timing Closure – Physicaldesign and STA

1 234 5 6 7 8 9 10 ... 25 / 25 页下一页

返回列表发新帖

楼主: nifan1977

DDR Timing Closure – Physicaldesign and STA

发表于 2006-12-20 21:53:11 | 显示全部楼层

DQS确实很难处理

真的很难

回复支持反对

发表于 2006-12-23 13:56:03 | 显示全部楼层

顶一个

回复支持反对

发表于 2006-12-23 18:32:20 | 显示全部楼层

好东西。。。。。。。。。。。。

回复支持反对

发表于 2006-12-23 18:33:44 | 显示全部楼层

好东西。。。。。。。。。。。。

回复支持反对

发表于 2006-12-23 22:44:23 | 显示全部楼层

等以后有钱了再下,呵呵

回复支持反对

发表于 2006-12-24 16:17:32 | 显示全部楼层

顶顶......

回复支持反对

发表于 2006-12-28 18:43:31 | 显示全部楼层

顶一下，正在做！！！！！！

回复支持反对

发表于 2007-1-1 09:57:33 | 显示全部楼层

thanks for your information.....
thanks.....

回复支持反对

发表于 2007-1-2 08:26:34 | 显示全部楼层

xiexie

回复支持反对

发表于 2007-1-6 13:00:33 | 显示全部楼层

thanks a lot

回复支持反对

1 234 5 6 7 8 9 10 ... 25 / 25 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 03:34 , Processed in 0.083900 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表