设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 如何写好状态机（verilog）

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

返回列表发新帖

楼主: zhouskill

[转贴] 如何写好状态机（verilog）

发表于 2010-8-10 14:36:59 | 显示全部楼层

谢谢，

回复支持反对

发表于 2010-8-10 16:41:52 | 显示全部楼层

DING.................

回复支持反对

发表于 2010-8-11 08:37:53 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-8-27 15:00:10 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2010-8-27 16:27:34 | 显示全部楼层

很有用的资料

回复支持反对

发表于 2010-8-28 21:53:52 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2010-9-4 11:58:47 | 显示全部楼层

支持~~~~

回复支持反对

发表于 2010-9-9 11:23:44 | 显示全部楼层

好帖，谢谢楼主

回复支持反对

发表于 2010-10-1 20:57:11 | 显示全部楼层

好，谢谢！

回复支持反对

发表于 2010-10-3 12:33:43 | 显示全部楼层

这绝对是好贴！顶起~！

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 10:44 , Processed in 0.123579 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表