设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 如何写好状态机（verilog）

1 ... 6 7 8 91011 12 13 14 / 14 页下一页

返回列表发新帖

楼主: zhouskill

[转贴] 如何写好状态机（verilog）

发表于 2010-12-4 03:04:22 | 显示全部楼层

good data, thx for share...

回复支持反对

发表于 2010-12-5 09:08:19 | 显示全部楼层

excelent one.

回复支持反对

发表于 2010-12-7 15:05:58 | 显示全部楼层

Thansk.

回复支持反对

发表于 2010-12-7 15:25:56 | 显示全部楼层

good!!!

回复支持反对

发表于 2010-12-7 16:44:49 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-12-7 17:21:34 | 显示全部楼层

没钱得真快

回复支持反对

发表于 2010-12-14 20:13:28 | 显示全部楼层

谢谢楼主分享啊

回复支持反对

发表于 2011-1-14 16:36:19 | 显示全部楼层

笔试必备,
xiexie!!

回复支持反对

发表于 2011-1-14 17:09:44 | 显示全部楼层

ddddddddd

回复支持反对

发表于 2011-1-25 20:14:47 | 显示全部楼层

xiexiexiexie

回复支持反对

1 ... 6 7 8 91011 12 13 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 00:24 , Processed in 0.147113 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表