设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › snug 超级大集合（时钟clock，复位reset，SystemVerilog ...

123 4 5 6 7 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

楼主: tt

snug 超级大集合（时钟clock，复位reset，SystemVerilog, 设计相关。。。）大附件

发表于 2009-9-18 14:18:09 | 显示全部楼层

好东西，谢谢分享

好东西，谢谢分享

回复支持反对

发表于 2009-9-19 17:41:22 | 显示全部楼层

淡淡的的

顶一个饿

回复支持反对

发表于 2009-9-21 13:47:15 | 显示全部楼层

顶一下吧，以后会用到的

回复支持反对

发表于 2009-9-21 15:51:26 | 显示全部楼层

thanks!

回复支持反对

发表于 2009-9-21 15:55:15 | 显示全部楼层

thanks!

回复支持反对

发表于 2009-9-21 23:25:45 | 显示全部楼层

大力支持好东西

回复支持反对

发表于 2009-9-22 00:34:37 | 显示全部楼层

Good! Thanks for the sharing!

回复支持反对

发表于 2009-9-22 07:10:09 | 显示全部楼层

thanks so much

回复支持反对

发表于 2009-9-22 19:40:51 | 显示全部楼层

好东西，谢谢啊，呵呵

回复支持反对

发表于 2009-9-22 19:44:15 | 显示全部楼层

我想看看

回复支持反对

123 4 5 6 7 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:36 , Processed in 0.097838 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表