设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › snug 超级大集合（时钟clock，复位reset，SystemVerilog ...

1 ... 3 4 5 6 789 10 11 12 ... 18 / 18 页下一页

返回列表发新帖

楼主: tt

snug 超级大集合（时钟clock，复位reset，SystemVerilog, 设计相关。。。）大附件

发表于 2010-3-17 19:21:33 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-3-18 08:13:41 | 显示全部楼层

cool, but it need a lot time to read

回复支持反对

发表于 2010-4-5 13:01:11 | 显示全部楼层

好啊好啊

回复支持反对

发表于 2010-4-5 13:08:06 | 显示全部楼层

好啊好啊

回复支持反对

发表于 2010-6-8 14:46:56 | 显示全部楼层

谢谢楼主提供资料

回复支持反对

发表于 2010-6-8 14:50:09 | 显示全部楼层

谢谢楼主提供资料

回复支持反对

发表于 2010-6-8 19:49:11 | 显示全部楼层

good material

回复支持反对

发表于 2010-7-26 21:01:24 | 显示全部楼层

分得太多了，快没有

回复支持反对

发表于 2010-7-26 21:04:30 | 显示全部楼层

谢谢楼主分享！！！

回复支持反对

发表于 2010-7-26 21:08:22 | 显示全部楼层

木有钱了~~~

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:17 , Processed in 0.034133 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表