设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏宇闻 Verilog数字系统设计教程非扫描版很清晰 ...

1 ... 3 4 5 6 789 10 11 12 ... 49 / 49 页下一页

返回列表发新帖

楼主: abcsjnabc

夏宇闻 Verilog数字系统设计教程非扫描版很清晰

发表于 2009-12-4 23:19:48 | 显示全部楼层

谢谢楼主共享！！！！

回复支持反对

使用道具举报

发表于 2009-12-6 16:36:08 | 显示全部楼层

Thank you

回复支持反对

使用道具举报

发表于 2009-12-8 15:33:44 | 显示全部楼层

谢谢楼主共享！！！！

回复支持反对

使用道具举报

发表于 2009-12-28 13:59:06 | 显示全部楼层

谢谢楼主共享！！！！

回复支持反对

使用道具举报

发表于 2009-12-28 15:06:21 | 显示全部楼层

谢谢！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-14 13:49:08 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-14 14:03:21 | 显示全部楼层

这本书怎么这么小啊！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-15 09:29:30 | 显示全部楼层

有了扫描版了，再看看这个非扫描版

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-15 09:44:27 | 显示全部楼层

下来看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-15 11:06:34 | 显示全部楼层

是那种简单的吧

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 49 / 49 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-18 07:27 , Processed in 0.145702 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表