设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏宇闻 Verilog数字系统设计教程非扫描版很清晰 ...

1 234 5 6 7 8 9 10 ... 49 / 49 页下一页

返回列表发新帖

楼主: abcsjnabc

夏宇闻 Verilog数字系统设计教程非扫描版很清晰

发表于 2009-9-20 20:41:05 | 显示全部楼层

好东西啊

好东西啊

回复支持反对

使用道具举报

发表于 2009-9-20 21:04:40 | 显示全部楼层

弄来看看

回复支持反对

使用道具举报

发表于 2009-9-29 13:28:36 | 显示全部楼层

楼主好人啊

回复支持反对

使用道具举报

发表于 2009-9-29 15:52:27 | 显示全部楼层

很实用的资料,感谢您的宝贵分享!!

回复支持反对

使用道具举报

发表于 2009-9-29 16:09:10 | 显示全部楼层

谢谢，我找了很久了。还有例题。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-9-29 20:39:01 | 显示全部楼层

看看！！！！！！！！！！！！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-9-29 23:02:30 | 显示全部楼层

35353535

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-9-30 18:39:13 | 显示全部楼层

好帖就该顶

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-9-30 18:48:07 | 显示全部楼层

没有理由不顶

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-9-30 18:56:06 | 显示全部楼层

lZ继续努力

回复支持反对

使用道具举报

1 234 5 6 7 8 9 10 ... 49 / 49 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-17 11:56 , Processed in 0.106113 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表