设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的spi总线描述

1 2 3 4 567 / 7 页下一页

返回列表发新帖

楼主: tiger_hyh

Verilog的spi总线描述

发表于 2012-10-26 15:56:52 | 显示全部楼层

相当感谢啦

回复支持反对

发表于 2012-11-5 20:06:19 | 显示全部楼层

支持，好好学习一下

回复支持反对

发表于 2012-11-26 15:27:08 | 显示全部楼层

多谢正需要感谢楼主

回复支持反对

发表于 2013-1-8 23:40:50 | 显示全部楼层

谢谢，FPGA开发用~~~~

回复支持反对

发表于 2013-7-2 16:34:45 | 显示全部楼层

how small....

回复支持反对

发表于 2013-7-3 00:03:23 | 显示全部楼层

正好用上

回复支持反对

发表于 2013-7-3 22:48:24 | 显示全部楼层

回复 1# tiger_hyh

感谢分享，好！

回复支持反对

发表于 2014-3-22 16:58:26 | 显示全部楼层

看看看看

回复支持反对

发表于 2014-3-22 17:16:26 | 显示全部楼层

学习学习

回复支持反对

发表于 2014-3-22 17:35:28 | 显示全部楼层

写的不错，希望再接再厉

回复支持反对

1 2 3 4 567 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 11:05 , Processed in 0.132389 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表