设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的spi总线描述

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: tiger_hyh

Verilog的spi总线描述

发表于 2009-12-29 15:07:11 | 显示全部楼层

好东西谢谢楼主

回复支持反对

发表于 2009-12-29 15:50:04 | 显示全部楼层

顶一下看看，，，

回复支持反对

发表于 2009-12-29 16:44:18 | 显示全部楼层

就稳当啊？

回复支持反对

发表于 2009-12-30 22:03:21 | 显示全部楼层

感谢呵呵

回复支持反对

发表于 2009-12-30 22:15:20 | 显示全部楼层

hao.....

回复支持反对

发表于 2010-5-2 08:58:02 | 显示全部楼层

谢谢谢谢

回复支持反对

发表于 2010-5-2 15:04:41 | 显示全部楼层

回复支持反对

发表于 2010-5-2 17:27:56 | 显示全部楼层

最近剛好在學Verilog
感謝分享

回复支持反对

发表于 2010-7-9 18:57:49 | 显示全部楼层

看看怎么样？

回复支持反对

发表于 2010-7-13 20:57:05 | 显示全部楼层

好东西要了

回复支持反对

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 18:42 , Processed in 0.127458 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表