设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA中IO驱动能力设置对设计的影响

1 2 345 6 7 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

楼主: gjqiang

FPGA中IO驱动能力设置对设计的影响

发表于 2009-12-22 00:16:48 | 显示全部楼层

谢谢指导

回复支持反对

发表于 2009-12-22 09:50:57 | 显示全部楼层

thank you for sharing！

回复支持反对

发表于 2009-12-30 13:25:47 | 显示全部楼层

支持一下~~~~~

回复支持反对

发表于 2009-12-30 17:17:19 | 显示全部楼层

qqqqqq

回复支持反对

发表于 2010-2-1 19:23:36 | 显示全部楼层

学习下。。。

回复支持反对

发表于 2010-2-2 14:52:05 | 显示全部楼层

thanks

回复支持反对

发表于 2010-2-2 15:47:48 | 显示全部楼层

thanksgiving

回复支持反对

发表于 2010-2-2 15:58:02 | 显示全部楼层

学习下，谢谢

回复支持反对

发表于 2010-4-4 21:59:18 | 显示全部楼层

学习一下

回复支持反对

发表于 2010-4-4 22:00:37 | 显示全部楼层

怎么下不了

回复支持反对

1 2 345 6 7 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:59 , Processed in 0.155630 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表