设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA中IO驱动能力设置对设计的影响

1 ... 4 5 6 7 8 9 10 1112 / 12 页

返回列表发新帖

楼主: gjqiang

FPGA中IO驱动能力设置对设计的影响

发表于 2017-3-23 11:37:03 | 显示全部楼层

还真没考虑过这个细节谢谢

回复支持反对

发表于 2017-3-26 19:35:39 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2017-4-16 11:59:08 | 显示全部楼层

学习学习

回复支持反对

发表于 2017-4-17 13:14:36 | 显示全部楼层

文档写的不错，谢谢

回复支持反对

发表于 2017-4-17 14:20:39 | 显示全部楼层

下来看看，谢谢分享

回复支持反对

1 ... 4 5 6 7 8 9 10 1112 / 12 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 09:07 , Processed in 0.049913 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表