设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog典型电路设计华为

1 ... 4 5 6 7 8910 11 12 13 ... 18 / 18 页下一页

返回列表发新帖

楼主: bbjj123

Verilog典型电路设计华为

发表于 2009-11-6 13:36:11 | 显示全部楼层

《Verilog 基本电路设计指导书》

回复支持反对

发表于 2009-11-6 13:51:18 | 显示全部楼层

thanks

回复支持反对

发表于 2009-11-6 15:44:58 | 显示全部楼层

很经典吗？楼主可否介绍下内容？

回复支持反对

发表于 2009-11-6 16:20:03 | 显示全部楼层

不错看看！

回复支持反对

发表于 2009-11-6 17:08:18 | 显示全部楼层

感谢楼主！！！！！

回复支持反对

发表于 2009-11-6 19:24:32 | 显示全部楼层

支持，谢谢

回复支持反对

发表于 2009-11-6 20:43:38 | 显示全部楼层

这得学习学习

回复支持反对

发表于 2009-11-6 21:35:56 | 显示全部楼层

顶一下，顶了再看

回复支持反对

发表于 2009-11-6 21:39:17 | 显示全部楼层

haooooooooooooooooooooooooooooo

回复支持反对

发表于 2009-11-6 21:47:41 | 显示全部楼层

经典那就收藏

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 05:16 , Processed in 0.087929 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表