设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog典型电路设计华为

1 ... 8 9 10 111213 14 15 16 ... 18 / 18 页下一页

返回列表发新帖

楼主: bbjj123

Verilog典型电路设计华为

发表于 2010-3-8 21:55:25 | 显示全部楼层

dddddddddddddddddddddddddddd

回复支持反对

发表于 2010-3-8 21:57:36 | 显示全部楼层

多多益善 1# bbjj123

回复支持反对

发表于 2010-3-8 23:17:10 | 显示全部楼层

1# bbjj123
看看

回复支持反对

发表于 2010-3-9 03:03:18 | 显示全部楼层

good, thanks

回复支持反对

发表于 2010-3-9 09:25:00 | 显示全部楼层

好东西，看看

回复支持反对

发表于 2010-3-25 10:38:38 | 显示全部楼层

从其他地方下载了，很不错哦。在google上输入，很多地方可以下载。

回复支持反对

发表于 2010-3-25 16:23:25 | 显示全部楼层

顶顶顶顶

回复支持反对

发表于 2010-3-25 16:32:27 | 显示全部楼层

goodgoodgoodgood

回复支持反对

发表于 2010-3-25 17:05:18 | 显示全部楼层

顶一个

回复支持反对

发表于 2010-3-25 17:23:07 | 显示全部楼层

好好学习

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 08:00 , Processed in 0.152420 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表