设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence NC-Verilog Simulator Help v8.2, Add v9.2

1 2 3 4 567 8 9 / 9 页下一页

返回列表发新帖

楼主: bestwonbin

[资料] Cadence NC-Verilog Simulator Help v8.2, Add v9.2

发表于 2010-7-14 18:41:04 | 显示全部楼层

strong

回复支持反对

使用道具举报

发表于 2010-7-14 18:42:50 | 显示全部楼层

support

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-22 01:48:00 | 显示全部楼层

谢谢楼主分享，下来看看，

回复支持反对

使用道具举报

发表于 2010-9-16 01:01:38 | 显示全部楼层

非常感谢了@@@@@！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-19 01:30:27 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-18 10:18:20 | 显示全部楼层

回复 1# bestwonbin

不错的。找了好久，网上只有tutorial

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-10-18 13:25:49 | 显示全部楼层

ddddddddddddd

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-28 10:08:46 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-12-23 10:32:46 | 显示全部楼层

thanks~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-12-23 20:34:08 | 显示全部楼层

谢谢楼主

回复支持反对

使用道具举报

1 2 3 4 567 8 9 / 9 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-19 07:13 , Processed in 0.129053 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表