设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence NC-Verilog Simulator Help v8.2, Add v9.2
123456789下一页
返回列表 发新帖
楼主: bestwonbin

[资料] Cadence NC-Verilog Simulator Help v8.2, Add v9.2

[复制链接]
发表于 2010-1-10 10:06:28 | 显示全部楼层
jixu ding qi,ai
回复 支持 反对

使用道具 举报

brandtop
发表于 2010-1-26 17:58:23 | 显示全部楼层
hhhhhhhhhhhhhhhhhhhhhhhhhhhh
回复 支持 反对

使用道具 举报

发表于 2010-1-26 19:23:30 | 显示全部楼层
谢谢分享---
回复 支持 反对

使用道具 举报

发表于 2010-1-26 19:52:54 | 显示全部楼层
感谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2010-2-8 16:08:26 | 显示全部楼层
学习
赫赫
谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-2-9 18:57:48 | 显示全部楼层
Thanks a lot!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-4-5 14:51:01 | 显示全部楼层
good one! thanks!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-4-5 14:54:28 | 显示全部楼层
good one! thanks!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-4-5 14:55:29 | 显示全部楼层
good one! thanks!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-4-5 14:57:49 | 显示全部楼层
NCverilog
回复 支持 反对

使用道具 举报

下一页 »
123456789下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 12:19 , Processed in 0.093767 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表