设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 设计与验证-Verilog HDL(PDF)

1 ... 11 12 13 141516 17 18 19 ... 49 / 49 页下一页

返回列表发新帖

楼主: scallion

设计与验证-Verilog HDL(PDF)

发表于 2009-10-27 20:00:08 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-10-27 22:09:34 | 显示全部楼层

感谢楼主收了 99-9是90呀没错呀

回复支持反对

发表于 2009-10-28 22:08:03 | 显示全部楼层

thanks！

回复支持反对

发表于 2009-10-31 18:59:42 | 显示全部楼层

好东东

回复支持反对

发表于 2009-11-1 08:56:10 | 显示全部楼层

Thanks!

回复支持反对

发表于 2009-11-1 22:57:14 | 显示全部楼层

参考参考，谢谢

回复支持反对

发表于 2009-11-2 09:15:34 | 显示全部楼层

下来学习学习，谢谢

回复支持反对

发表于 2009-11-2 14:15:38 | 显示全部楼层

30谢谢楼主分享

回复支持反对

发表于 2009-11-5 11:27:25 | 显示全部楼层

楼主能不能发给我一份啊，我没有权限啊、、、、、？？？？

回复支持反对

发表于 2009-11-6 23:56:30 | 显示全部楼层

感谢分享终于找到了 10# daijijia

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 49 / 49 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 08:26 , Processed in 0.101228 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表