设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 设计与验证-Verilog HDL(PDF)

1 ... 10 11 12 131415 16 17 18 ... 49 / 49 页下一页

返回列表发新帖

楼主: scallion

设计与验证-Verilog HDL(PDF)

发表于 2009-10-26 13:33:24 | 显示全部楼层

thank you

回复支持反对

发表于 2009-10-26 14:59:07 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2009-10-26 15:01:52 | 显示全部楼层

是本好书下来看看再说

回复支持反对

发表于 2009-10-26 15:05:14 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2009-10-27 19:36:55 | 显示全部楼层

刚才那个下错了,下完一看有了,这个才是我想要的

回复支持反对

发表于 2009-10-27 19:43:18 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-10-27 19:45:07 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-10-27 19:46:34 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-10-27 19:48:57 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-10-27 19:51:45 | 显示全部楼层

谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢

回复支持反对

1 ... 10 11 12 131415 16 17 18 ... 49 / 49 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 14:30 , Processed in 0.069632 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表