设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR的原理和时序

1 ... 2 3 4 5 678 9 10 11 / 11 页下一页

返回列表发新帖

楼主: lureny

DDR的原理和时序

发表于 2009-12-24 18:51:11 | 显示全部楼层

是不是关于存储器读写啊

回复支持反对

发表于 2009-12-28 10:24:38 | 显示全部楼层

看看吧。。。。

回复支持反对

发表于 2009-12-28 12:06:32 | 显示全部楼层

看看，学习哈

回复支持反对

发表于 2009-12-28 17:50:03 | 显示全部楼层

感謝你，感恩

回复支持反对

发表于 2009-12-28 18:31:28 | 显示全部楼层

好东西

回复支持反对

发表于 2009-12-30 19:05:23 | 显示全部楼层

怎么下不了呢？出什么问题了

回复支持反对

发表于 2010-1-21 16:59:44 | 显示全部楼层

thanks～～

回复支持反对

发表于 2010-4-22 22:13:31 | 显示全部楼层

THank yOU

回复支持反对

发表于 2010-6-11 16:48:00 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2010-7-21 13:34:21 | 显示全部楼层

Good learning materials

回复支持反对

1 ... 2 3 4 5 678 9 10 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 12:11 , Processed in 0.131144 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表