设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR的原理和时序

1 ... 3 4 5 6 7 8 91011 / 11 页下一页

返回列表发新帖

楼主: lureny

DDR的原理和时序

发表于 2010-12-3 17:46:50 | 显示全部楼层

果然是好资料感谢楼主

回复支持反对

发表于 2010-12-9 15:34:20 | 显示全部楼层

谢谢楼主了

回复支持反对

发表于 2010-12-9 17:55:10 | 显示全部楼层

学习一下 ~~

回复支持反对

发表于 2010-12-9 19:40:52 | 显示全部楼层

看看，谢谢

回复支持反对

发表于 2010-12-9 21:41:06 | 显示全部楼层

thank you for sharing98

回复支持反对

发表于 2010-12-11 23:17:02 | 显示全部楼层

dingdddddddd

回复支持反对

发表于 2010-12-16 22:11:05 | 显示全部楼层

tks a lot！

回复支持反对

发表于 2010-12-16 22:38:53 | 显示全部楼层

很不错支持

回复支持反对

发表于 2010-12-17 11:42:20 | 显示全部楼层

不错不错，中文的，对于初学者挺好的~~

回复支持反对

发表于 2010-12-17 12:23:35 | 显示全部楼层

谢谢~~~

回复支持反对

1 ... 3 4 5 6 7 8 91011 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 15:17 , Processed in 0.135034 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表