设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 11 12 13 141516 17 18 19 ... 39 / 39 页下一页

返回列表发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2010-10-23 15:52:49 | 显示全部楼层

thanks

回复支持反对

发表于 2010-10-28 11:58:15 | 显示全部楼层

Thanks for sharing!

回复支持反对

发表于 2010-10-28 12:49:15 | 显示全部楼层

不会是opencore上的吧

回复支持反对

发表于 2010-11-25 10:38:42 | 显示全部楼层

好东西啊

回复支持反对

发表于 2010-11-25 23:11:43 | 显示全部楼层

tks for your information！

回复支持反对

发表于 2010-12-5 23:40:49 | 显示全部楼层

是opencore上的东东？楼主太？

回复支持反对

发表于 2010-12-6 09:00:52 | 显示全部楼层

hao kan kan

回复支持反对

发表于 2010-12-6 20:07:03 | 显示全部楼层

hao xiexie

回复支持反对

发表于 2010-12-6 20:53:51 | 显示全部楼层

谢谢楼主。

回复支持反对

发表于 2010-12-17 21:02:22 | 显示全部楼层

看一遍，估计收获很大。

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 39 / 39 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:52 , Processed in 0.162755 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表