设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 7 8 9 101112 13 14 15 ... 39 / 39 页下一页

返回列表发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2010-5-28 20:47:20 | 显示全部楼层

先看看

回复支持反对

发表于 2010-5-28 23:00:50 | 显示全部楼层

thanks

回复支持反对

发表于 2010-5-31 17:14:47 | 显示全部楼层

Thanks for sharing!

回复支持反对

发表于 2010-6-1 10:32:55 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2010-6-1 12:31:43 | 显示全部楼层

SPDIF 数字传输接口概念解析

回复支持反对

发表于 2010-6-10 15:05:46 | 显示全部楼层

学习一下！！！！！11

回复支持反对

发表于 2010-6-10 21:28:48 | 显示全部楼层

强悍啊门槛

回复支持反对

发表于 2010-6-11 11:04:57 | 显示全部楼层

谢谢.

回复支持反对

发表于 2010-7-11 12:41:11 | 显示全部楼层

thanks!

回复支持反对

发表于 2010-7-11 17:25:08 | 显示全部楼层

download

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 39 / 39 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 13:47 , Processed in 0.127330 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表