设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 利用FPGA实现浮点运算的verilog代码

1 ... 3 4 5 6 789 10 11 12 ... 15 / 15 页下一页

返回列表发新帖

楼主: MEMS_dream

利用FPGA实现浮点运算的verilog代码

发表于 2010-8-13 12:43:33 | 显示全部楼层

thank you

回复支持反对

使用道具举报

发表于 2010-8-13 12:44:45 | 显示全部楼层

thank you

回复支持反对

使用道具举报

发表于 2010-8-13 14:47:01 | 显示全部楼层

thank you

回复支持反对

使用道具举报

发表于 2010-8-19 22:37:19 | 显示全部楼层

看看，非常想用

回复支持反对

使用道具举报

发表于 2010-9-18 21:43:27 | 显示全部楼层

下来看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-24 17:07:53 | 显示全部楼层

谢谢！！！！！！！！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-10-24 21:49:09 | 显示全部楼层

bu ding bu xing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-24 22:04:43 | 显示全部楼层

很不错！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

楼主| 发表于 2010-11-9 16:14:58 | 显示全部楼层

利用FPGA实现浮点运算的verilog代码,非常有用的！
呵呵！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-11-10 00:26:28 | 显示全部楼层

不错看看

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 15 / 15 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-9 19:34 , Processed in 0.099811 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表