设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 利用FPGA实现浮点运算的verilog代码
1 ...789101112131415
返回列表 发新帖
楼主: MEMS_dream

利用FPGA实现浮点运算的verilog代码

[复制链接]
gengbao
发表于 2015-12-1 15:28:30 | 显示全部楼层
顶顶顶
回复 支持 反对

使用道具 举报

发表于 2016-3-29 21:18:00 | 显示全部楼层
好东西啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-9-5 20:38:38 | 显示全部楼层
6666666666666
回复 支持 反对

使用道具 举报

发表于 2016-12-13 10:14:10 | 显示全部楼层
谢谢楼主。
回复 支持 反对

使用道具 举报

发表于 2017-1-5 19:25:29 | 显示全部楼层
xie xie
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-1-7 16:16:55 | 显示全部楼层
谢谢楼主哈。。。好东东
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

haikuo
发表于 2017-10-30 15:29:30 | 显示全部楼层
不错不错很好很好
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-12-14 16:41:49 | 显示全部楼层
谢谢大佬
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-8-23 21:38:38 | 显示全部楼层
good，3x
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1 ...789101112131415
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 10:19 , Processed in 0.066089 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表