设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 芯片版图面积的设计优化

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: yuecheng

芯片版图面积的设计优化

发表于 2010-6-13 21:11:57 | 显示全部楼层

没人顶，俺顶下吧

回复支持反对

发表于 2010-6-13 21:13:09 | 显示全部楼层

真的不好啊！

回复支持反对

发表于 2010-6-14 20:42:40 | 显示全部楼层

谢谢了！！！

回复支持反对

发表于 2010-7-2 21:18:15 | 显示全部楼层

谢谢！！！

回复支持反对

发表于 2010-8-2 22:28:41 | 显示全部楼层

下来学习下呵呵

回复支持反对

发表于 2010-12-26 18:28:20 | 显示全部楼层

回复 1# yuecheng

thanks

回复支持反对

发表于 2011-1-29 13:17:38 | 显示全部楼层

hao!!!!

回复支持反对

发表于 2011-1-29 17:49:52 | 显示全部楼层

不错啊，谢谢楼主。

回复支持反对

发表于 2011-2-8 12:38:58 | 显示全部楼层

thanks
thanks

回复支持反对

发表于 2011-2-8 14:05:00 | 显示全部楼层

顶。。。。。。。。。。。。。。。

回复支持反对

1 2 345 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 11:59 , Processed in 0.156641 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表