设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 芯片版图面积的设计优化

123 4 5 6 / 6 页下一页

返回列表发新帖

楼主: yuecheng

芯片版图面积的设计优化

发表于 2009-4-12 15:49:57 | 显示全部楼层

什么软件设计会好点?//

回复支持反对

发表于 2009-4-26 12:59:07 | 显示全部楼层

qa

楼主好人

回复支持反对

发表于 2009-5-4 21:38:54 | 显示全部楼层

第一次看到这样的

回复支持反对

发表于 2009-5-8 23:28:03 | 显示全部楼层

中电华大很厉害啊

回复支持反对

发表于 2009-5-10 23:32:20 | 显示全部楼层

thanks for your sharing!

回复支持反对

发表于 2009-5-11 16:51:10 | 显示全部楼层

dsfafads

fsdfasdfasfa

回复支持反对

发表于 2009-5-13 14:50:18 | 显示全部楼层

不断学习进步！

回复支持反对

发表于 2009-5-13 17:36:18 | 显示全部楼层

谢谢了啊。、。。

回复支持反对

发表于 2009-7-3 09:42:27 | 显示全部楼层

好帖，下来看看

回复支持反对

发表于 2009-7-3 16:29:56 | 显示全部楼层

Thanks for share

回复支持反对

123 4 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 11:21 , Processed in 0.141437 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表