设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Verification Methodology Manual for SystemVerilog.

1 ... 9 10 11 121314 15 16 17 ... 18 / 18 页下一页

返回列表发新帖

楼主: wuhuhusong

Verification Methodology Manual for SystemVerilog.

发表于 2012-9-18 23:34:54 | 显示全部楼层

VMM手册么？

回复支持反对

发表于 2013-1-29 06:05:20 | 显示全部楼层

thans very much

回复支持反对

发表于 2013-2-23 20:16:15 | 显示全部楼层

good verygood

回复支持反对

发表于 2013-2-26 16:53:54 | 显示全部楼层

学习学习

回复支持反对

发表于 2013-3-8 00:44:30 | 显示全部楼层

好资料，感谢分享！

回复支持反对

发表于 2013-3-22 16:56:04 | 显示全部楼层

great bookk goood

回复支持反对

发表于 2013-3-22 22:49:23 | 显示全部楼层

经典，支持！

回复支持反对

发表于 2013-4-13 17:42:32 | 显示全部楼层

好东西

回复支持反对

发表于 2013-4-24 10:33:37 | 显示全部楼层

下来看看啊。。。

回复支持反对

发表于 2013-4-24 10:38:20 | 显示全部楼层

klllllllllllllllllllll

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 06:58 , Processed in 0.142766 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表