设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 程序设计教程所有源代码

1 2 3 4 5 6 78 / 8 页

返回列表发新帖

楼主: pili_xuel

Verilog HDL 程序设计教程所有源代码

发表于 2015-12-1 23:07:29 | 显示全部楼层

非常好的资源，感谢！

回复支持反对

使用道具举报

发表于 2015-12-1 23:10:38 | 显示全部楼层

111111111

回复支持反对

使用道具举报

发表于 2015-12-2 14:05:57 | 显示全部楼层

好东西，感谢分享!!!

回复支持反对

使用道具举报

发表于 2015-12-6 12:57:22 | 显示全部楼层

没有介绍和注释

回复支持反对

使用道具举报

发表于 2015-12-6 22:06:28 | 显示全部楼层

纯代码，无其他说明，感谢整理

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-12-7 08:58:24 | 显示全部楼层

mark一下。哪方面的代码呢？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-1-15 23:24:00 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-1-16 10:34:05 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 2 3 4 5 6 78 / 8 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-10 13:09 , Processed in 0.127464 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表