设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 程序设计教程所有源代码

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: pili_xuel

Verilog HDL 程序设计教程所有源代码

发表于 2009-5-10 16:56:34 | 显示全部楼层

看看！

看看看！！！！

回复支持反对

发表于 2009-5-11 23:47:22 | 显示全部楼层

我也来分享点收藏

ARM处理器的verilog和VHDL语言的描述（超强）.rar

61.1 KB, 下载次数: 0 , 下载积分: 资产 -1 信元, 下载支出 1 信元

回复支持反对

发表于 2009-5-12 23:32:52 | 显示全部楼层

好啊好哦啊啊

回复支持反对

发表于 2009-5-14 12:18:39 | 显示全部楼层

看看先。。。。谢了。。

回复支持反对

发表于 2009-5-14 19:43:37 | 显示全部楼层

好东西啊
thanks

回复支持反对

发表于 2009-5-14 23:42:17 | 显示全部楼层

ghikjlkl

回复支持反对

发表于 2009-5-15 00:22:45 | 显示全部楼层

很全，谢谢了

回复支持反对

发表于 2009-5-16 14:28:10 | 显示全部楼层

不错哦1！

这个资料还是很有用的
在学习verilog时候。

回复支持反对

发表于 2009-5-16 20:25:56 | 显示全部楼层

好好，呵呵

回复支持反对

发表于 2009-5-17 17:13:03 | 显示全部楼层

几种常用的乘法器的设计.rar

几种常用的乘法器的设计

几种常用的乘法器的设计.rar

261.17 KB, 下载次数: 5 , 下载积分: 资产 -1 信元, 下载支出 1 信元

回复支持反对

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 21:47 , Processed in 0.102259 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表