设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence版图设计教程和仿真教程

1 ... 3 4 5 6 789 10 11 12 ... 64 / 64 页下一页

返回列表发新帖

楼主: kongchau

cadence版图设计教程和仿真教程

发表于 2009-3-27 19:14:06 | 显示全部楼层

正需要，先下载来看下

回复支持反对

发表于 2009-3-29 14:13:11 | 显示全部楼层

thanks!!!

回复支持反对

发表于 2009-3-30 23:37:29 | 显示全部楼层

very good thank you

回复支持反对

发表于 2009-3-31 10:27:26 | 显示全部楼层

:handshake

回复支持反对

发表于 2009-3-31 10:35:51 | 显示全部楼层

下过了，真的好啊

回复支持反对

发表于 2009-3-31 10:37:21 | 显示全部楼层

就是有是不看明白

回复支持反对

发表于 2009-3-31 10:54:29 | 显示全部楼层

好似了去去i

回复支持反对

发表于 2009-4-1 11:00:48 | 显示全部楼层

正需要，好东西，大家都来讨论更好，现在只是一味的感谢

回复支持反对

发表于 2009-4-1 11:04:40 | 显示全部楼层

你确信是cadence的仿真软件？

回复支持反对

发表于 2009-4-1 11:28:09 | 显示全部楼层

十分感谢
我看看啊

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 64 / 64 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 22:33 , Processed in 0.141647 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表