设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence版图设计教程和仿真教程

1 ... 2 3 4 5 678 9 10 11 ... 64 / 64 页下一页

返回列表发新帖

楼主: kongchau

cadence版图设计教程和仿真教程

发表于 2009-3-19 15:22:00 | 显示全部楼层

顶顶好兄弟
祝你万事如意！！！！

回复支持反对

发表于 2009-3-19 15:35:22 | 显示全部楼层

辛苦啦，好样的

回复支持反对

发表于 2009-3-20 11:05:10 | 显示全部楼层

好东西，谢谢楼主

回复支持反对

发表于 2009-3-20 13:29:51 | 显示全部楼层

不会吧，楼主设了好多少钱啊！

回复支持反对

发表于 2009-3-20 14:09:11 | 显示全部楼层

谢谢楼主，

回复支持反对

发表于 2009-3-20 14:11:43 | 显示全部楼层

可惜是英文的，有没有中文的资料的呀。

回复支持反对

发表于 2009-3-22 13:08:38 | 显示全部楼层

kna
kan
kan

回复支持反对

发表于 2009-3-23 08:50:16 | 显示全部楼层

感觉不错

回复支持反对

发表于 2009-3-24 09:29:43 | 显示全部楼层

看看

回复支持反对

发表于 2009-3-27 17:08:16 | 显示全部楼层

xiexie

谢谢了

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 64 / 64 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 20:41 , Processed in 0.094172 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表