设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏宇文 verilog 经典教程

1 2 34 / 4 页

返回列表发新帖

楼主: quirinus

夏宇文 verilog 经典教程

发表于 2011-7-26 20:54:33 | 显示全部楼层

Thanks

回复支持反对

发表于 2012-8-3 11:36:41 | 显示全部楼层

不错，正准备开始学FPGA

回复支持反对

发表于 2012-9-8 17:50:54 | 显示全部楼层

夏宇文的书语法讲解的比较仔细，很适合刚入门的新手学习，在写代码时，遇到忘记的语法时，可以参照

回复支持反对

发表于 2012-11-2 15:44:18 | 显示全部楼层

我来看看

回复支持反对

呆呆小胖子

发表于 2014-1-19 17:19:06 | 显示全部楼层

推推推感謝大大的分享這太實用了

回复支持反对

发表于 2018-7-12 11:31:27 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2018-7-12 11:37:56 | 显示全部楼层

不错哦

回复支持反对

发表于 2018-12-6 09:06:43 | 显示全部楼层

很赞经典最棒学习学习

回复支持反对

1 2 34 / 4 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:11 , Processed in 0.138059 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表