设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏宇文 verilog 经典教程

1 234 / 4 页下一页

返回列表发新帖

楼主: quirinus

夏宇文 verilog 经典教程

发表于 2010-5-21 14:15:35 | 显示全部楼层

eryrdh

回复支持反对

发表于 2010-6-27 01:00:02 | 显示全部楼层

谢谢楼主分享!

回复支持反对

发表于 2010-6-27 07:46:43 | 显示全部楼层

thanks, nice documents

回复支持反对

发表于 2010-10-22 10:04:54 | 显示全部楼层

看下这个状态机怎么样

回复支持反对

发表于 2010-10-22 14:20:29 | 显示全部楼层

:@

回复支持反对

发表于 2010-10-23 12:19:09 | 显示全部楼层

:lol

回复支持反对

发表于 2010-11-22 00:42:33 | 显示全部楼层

，呵呵，这本也不是我要找的。

回复支持反对

发表于 2010-11-30 02:57:59 | 显示全部楼层

Thanks for your sharing!

回复支持反对

发表于 2010-12-9 14:49:32 | 显示全部楼层

楼主是好人

回复支持反对

发表于 2010-12-13 05:58:51 | 显示全部楼层

cheer up, thx, thx.

回复支持反对

1 234 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 12:46 , Processed in 0.072219 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表