设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog典型电路设计华为

1 2 3 4 567 / 7 页下一页

返回列表发新帖

楼主: liujj84

Verilog典型电路设计华为

发表于 2010-1-29 22:01:43 | 显示全部楼层

ddddddddd

回复支持反对

发表于 2010-1-29 22:17:20 | 显示全部楼层

要看看我。。。

回复支持反对

发表于 2011-11-8 07:51:12 | 显示全部楼层

学习一下

回复支持反对

发表于 2011-11-11 21:24:24 | 显示全部楼层

能解压

回复支持反对

发表于 2011-11-11 21:47:53 | 显示全部楼层

华为的顶一个

回复支持反对

发表于 2011-11-14 15:33:04 | 显示全部楼层

鉴定过了，是真的。

回复支持反对

发表于 2011-11-14 15:34:18 | 显示全部楼层

钱花的好快啊

回复支持反对

zhanglinlin0514

发表于 2012-9-10 21:21:12 | 显示全部楼层

多谢了楼主

回复支持反对

发表于 2012-9-17 20:42:20 | 显示全部楼层

多谢楼主了

回复支持反对

发表于 2012-9-17 21:04:55 | 显示全部楼层

谢谢楼主

回复支持反对

1 2 3 4 567 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 12:55 , Processed in 0.133507 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表