设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog典型电路设计华为

1 2 345 6 7 / 7 页下一页

返回列表发新帖

楼主: liujj84

Verilog典型电路设计华为

发表于 2009-4-1 20:07:08 | 显示全部楼层

老板是好人呐

回复支持反对

发表于 2009-4-2 17:18:07 | 显示全部楼层

资料是好东西，顶

回复支持反对

发表于 2009-4-2 17:37:18 | 显示全部楼层

It is about benchmarks

回复支持反对

发表于 2009-4-3 12:30:02 | 显示全部楼层

感谢。

回复支持反对

发表于 2009-4-3 13:17:43 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2009-4-3 14:23:57 | 显示全部楼层

下不来了

回复支持反对

发表于 2009-4-3 14:44:39 | 显示全部楼层

真是谢谢了呀，呵呵

回复支持反对

发表于 2009-4-3 17:45:06 | 显示全部楼层

感谢分享啊

回复支持反对

发表于 2009-11-12 11:09:15 | 显示全部楼层

好收藏

回复支持反对

发表于 2009-11-13 12:55:46 | 显示全部楼层

真的是华为的呀，那应该不错

回复支持反对

1 2 345 6 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:34 , Processed in 0.162055 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表