设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing Testbenches - Functional Verification of HDL ...

1 2 3 456 7 8 9 10 / 10 页下一页

返回列表发新帖

楼主: zzm_3392

Writing Testbenches - Functional Verification of HDL Models中文翻译版

发表于 2010-1-31 21:35:57 | 显示全部楼层

顶顶顶顶

回复支持反对

发表于 2010-1-31 21:50:03 | 显示全部楼层

dddddd

回复支持反对

发表于 2010-1-31 22:01:50 | 显示全部楼层

dddddddddddd

回复支持反对

发表于 2010-1-31 22:03:46 | 显示全部楼层

顶顶顶顶顶

回复支持反对

发表于 2010-2-7 22:35:55 | 显示全部楼层

有没有压缩成一个包的下载呀！
赫赫！
谢谢！

回复支持反对

发表于 2010-2-8 10:37:42 | 显示全部楼层

非常感谢分享，有没有英文版的

回复支持反对

发表于 2010-3-11 12:54:17 | 显示全部楼层

thanks

回复支持反对

zhaoyuexiaogege

发表于 2010-6-10 09:54:20 | 显示全部楼层

gfdsgfsdgfsd

回复支持反对

zhaoyuexiaogege

发表于 2010-6-10 09:56:21 | 显示全部楼层

kmjhgrefewqdsaHNGEJ7R6不错！！！！！！

回复支持反对

发表于 2010-8-8 14:17:12 | 显示全部楼层

搞得脸色；归谬法对立面理发店；富人宽容、

回复支持反对

1 2 3 456 7 8 9 10 / 10 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 13:22 , Processed in 0.147393 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表