设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing Testbenches - Functional Verification of HDL ...
12345678910下一页
返回列表 发新帖
楼主: zzm_3392

Writing Testbenches - Functional Verification of HDL Models中文翻译版

[复制链接]
u-527
发表于 2009-4-23 22:15:55 | 显示全部楼层
谢谢谢谢谢谢谢谢
回复 支持 反对

举报

spriver
发表于 2009-4-27 11:15:19 | 显示全部楼层

re

good data
thanks for your sharing
回复 支持 反对

举报

cappuccinozj
发表于 2009-5-22 13:08:52 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

cappuccinozj
发表于 2009-5-22 13:10:56 | 显示全部楼层
非常好：）
回复 支持 反对

举报

jxli99
发表于 2009-5-22 14:04:04 | 显示全部楼层
这个是第一版的，做IC的还是要习惯看英文资料，不然没有大的发展。
回复 支持 反对

举报

shding
发表于 2009-9-24 16:49:17 | 显示全部楼层
太好了，多谢多谢
回复 支持 反对

举报

machaokuku
发表于 2010-1-22 13:38:44 | 显示全部楼层
謝謝您了...
回复 支持 反对

举报

dongjing011
发表于 2010-1-22 14:31:31 | 显示全部楼层
正在学习，多谢了
回复 支持 反对

举报

KaKuKlar
发表于 2010-1-22 15:16:43 | 显示全部楼层
谢谢你了啊！！！
回复 支持 反对

举报

tjuabel
发表于 2010-1-31 17:22:30 | 显示全部楼层
谢谢，好书呀
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 07:50 , Processed in 0.128242 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表