设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 串口 UART Verilog 源代码(三个）

1 ... 2 3 4 5 678 9 10 11 ... 17 / 17 页下一页

返回列表发新帖

楼主: friday

串口 UART Verilog 源代码(三个）

发表于 2009-11-5 19:53:19 | 显示全部楼层

thanks a lot 1# friday

回复支持反对

发表于 2009-11-10 21:25:25 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-11-10 21:45:23 | 显示全部楼层

不错!!!!!!!!!!!!!

回复支持反对

发表于 2009-11-11 10:43:56 | 显示全部楼层

good thks

回复支持反对

发表于 2009-11-16 14:48:05 | 显示全部楼层

好东西看看

回复支持反对

发表于 2009-11-16 21:36:18 | 显示全部楼层

好的！！！！！！

回复支持反对

发表于 2009-11-16 22:41:57 | 显示全部楼层

谢谢！

回复支持反对

发表于 2009-11-16 23:07:29 | 显示全部楼层

谢谢！

回复支持反对

发表于 2009-11-16 23:12:30 | 显示全部楼层

收下了多谢呵呵

回复支持反对

发表于 2010-1-8 03:48:07 | 显示全部楼层

thanks

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 06:57 , Processed in 0.095907 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表