设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 串口 UART Verilog 源代码(三个）
12345678910... 17下一页
返回列表 发新帖
楼主: friday

串口 UART Verilog 源代码(三个）

[复制链接]
wugang123
发表于 2008-12-24 08:19:36 | 显示全部楼层

回复

呵呵！！不错！！多谢楼主！！
回复 支持 反对

举报

tengjingshu
发表于 2009-1-3 18:08:07 | 显示全部楼层
我来看看
回复 支持 反对

举报

aspirexcellence
发表于 2009-2-12 12:33:40 | 显示全部楼层


谢谢！
回复 支持 反对

举报

aspirexcellence
发表于 2009-2-12 12:36:03 | 显示全部楼层
为什么下载不了？？？？
回复 支持 反对

举报

frinos
发表于 2009-2-15 21:17:37 | 显示全部楼层
多谢提供！！！
回复 支持 反对

举报

liuchang5772
发表于 2009-2-20 15:14:16 | 显示全部楼层
goooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooood
回复 支持 反对

举报

njgwx
发表于 2009-2-20 19:54:09 | 显示全部楼层
DING DING DING !!!
回复 支持 反对

举报

wwkaixin950
发表于 2009-3-4 11:19:25 | 显示全部楼层
学习中！！！
回复 支持 反对

举报

monker0007
发表于 2009-3-10 16:57:44 | 显示全部楼层
很好  谢谢。。
回复 支持 反对

举报

laoguren1122
发表于 2009-3-19 18:32:33 | 显示全部楼层
hao me
回复 支持 反对

举报

下一页 »
12345678910... 17下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 06:49 , Processed in 0.083711 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表