设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › EBook: Introduction to Logic Synthesis using Verilog ...

1 ... 4 5 6 7 8910 11 12 13 ... 17 / 17 页下一页

返回列表发新帖

楼主: seinfeldleo

EBook: Introduction to Logic Synthesis using Verilog HDL(Morgan & Claypool)

发表于 2009-5-26 18:30:29 | 显示全部楼层

once again

once again

回复支持反对

发表于 2009-5-31 15:26:59 | 显示全部楼层

123456

好啊谢谢了

回复支持反对

发表于 2009-5-31 22:49:50 | 显示全部楼层

good

回复支持反对

发表于 2009-5-31 22:57:08 | 显示全部楼层

thanks

回复支持反对

发表于 2009-6-1 08:50:38 | 显示全部楼层

这是经典～～

回复支持反对

发表于 2009-6-1 08:52:45 | 显示全部楼层

下载了，谢谢～～

回复支持反对

发表于 2009-6-2 15:25:24 | 显示全部楼层

very good very strong

回复支持反对

发表于 2009-6-2 15:26:55 | 显示全部楼层

98very good very strong

回复支持反对

发表于 2009-6-5 04:33:18 | 显示全部楼层

Very good book.

回复支持反对

发表于 2009-6-6 22:46:04 | 显示全部楼层

thkx 4 sharing

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 07:10 , Processed in 0.118566 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表