设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › EBook: Introduction to Logic Synthesis using Verilog ...

1 ... 6 7 8 91011 12 13 14 ... 17 / 17 页下一页

返回列表发新帖

楼主: seinfeldleo

EBook: Introduction to Logic Synthesis using Verilog HDL(Morgan & Claypool)

发表于 2009-6-11 07:49:22 | 显示全部楼层

Thanks a lot!!!

Thanks a lot!!!

回复支持反对

发表于 2009-6-12 06:43:39 | 显示全部楼层

good, thanks

回复支持反对

发表于 2009-7-9 01:17:55 | 显示全部楼层

thanks for sharing.

回复支持反对

发表于 2009-7-9 01:32:41 | 显示全部楼层

verilog hdl 是相對 vhdl 簡潔的語法值得學習

回复支持反对

发表于 2009-8-4 05:01:55 | 显示全部楼层

:lol:lol:lolgood

回复支持反对

发表于 2009-8-5 10:04:44 | 显示全部楼层

Thanks

回复支持反对

发表于 2009-8-16 11:09:47 | 显示全部楼层

xie xie fen xiang

回复支持反对

发表于 2009-8-16 11:11:37 | 显示全部楼层

xie xie fen xiang,xie xie

回复支持反对

发表于 2009-8-16 11:19:29 | 显示全部楼层

hao shu hao shu,xie xie

回复支持反对

发表于 2009-8-16 17:05:59 | 显示全部楼层

66

Thanks for sharing ...............

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:45 , Processed in 0.163674 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表