设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最经典Verilog教程《精通Verilog HDL：IC设计核心技术实 ...

1 ... 4 5 6 7 8910 11 12 13 ... 42 / 42 页下一页

返回列表发新帖

楼主: milano_h

最经典Verilog教程《精通Verilog HDL：IC设计核心技术实例详解》飞思科技产品研发中心

发表于 2008-12-3 12:27:27 | 显示全部楼层

怎么看不到啊？

回复支持反对

发表于 2008-12-3 12:28:46 | 显示全部楼层

什么看不到，难道是我的权限不够？

回复支持反对

发表于 2008-12-4 16:23:36 | 显示全部楼层

thanks

回复支持反对

发表于 2008-12-9 17:42:16 | 显示全部楼层

看不到

回复支持反对

发表于 2008-12-9 17:53:50 | 显示全部楼层

good book. Thanks a lot

回复支持反对

发表于 2008-12-10 03:13:45 | 显示全部楼层

Thanks!

回复支持反对

发表于 2008-12-10 13:29:26 | 显示全部楼层

看不到

回复支持反对

发表于 2008-12-10 13:46:44 | 显示全部楼层

看不到的说

回复支持反对

发表于 2008-12-10 15:27:20 | 显示全部楼层

不错不错

回复支持反对

发表于 2008-12-10 16:08:06 | 显示全部楼层

hao

:) :) :) :) :) 5

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 42 / 42 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-16 08:09 , Processed in 0.139849 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表