设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最经典Verilog教程《精通Verilog HDL：IC设计核心技术实 ...

1 ... 6 7 8 91011 12 13 14 ... 42 / 42 页下一页

返回列表发新帖

楼主: milano_h

最经典Verilog教程《精通Verilog HDL：IC设计核心技术实例详解》飞思科技产品研发中心

发表于 2008-12-10 16:12:30 | 显示全部楼层

多谢了，呵呵

回复支持反对

发表于 2008-12-11 11:29:20 | 显示全部楼层

看不到！！！！！

回复支持反对

发表于 2008-12-12 09:34:27 | 显示全部楼层

不错！顶一个！

回复支持反对

发表于 2008-12-14 15:29:55 | 显示全部楼层

值得收藏

回复支持反对

发表于 2008-12-14 16:12:10 | 显示全部楼层

在哪呢?

回复支持反对

发表于 2008-12-14 22:30:20 | 显示全部楼层

好东西啊，支持一个先

回复支持反对

发表于 2008-12-15 14:53:22 | 显示全部楼层

确实好资料

回复支持反对

发表于 2008-12-16 00:19:36 | 显示全部楼层

为什么看不到呢?要回复

回复支持反对

发表于 2008-12-16 14:32:24 | 显示全部楼层

thank you!

回复支持反对

发表于 2008-12-16 14:33:31 | 显示全部楼层

怎么看不到东西？

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 42 / 42 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-16 13:31 , Processed in 0.141328 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表