设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合verilog语法下载
1234567下一页
返回列表 发新帖
楼主: milano_h

可综合verilog语法下载

[复制链接]
avinash_slv
发表于 2009-2-4 18:26:54 | 显示全部楼层
good post
回复 支持 反对

举报

netking
发表于 2009-2-4 18:27:08 | 显示全部楼层
eetop
回复 支持 反对

举报

wpswps
发表于 2009-2-5 11:46:37 | 显示全部楼层
好贴看一下
回复 支持 反对

举报

wpswps
发表于 2009-2-5 11:48:32 | 显示全部楼层
好贴攒积分
回复 支持 反对

举报

jerrycao
发表于 2009-2-6 10:42:26 | 显示全部楼层
where is it
回复 支持 反对

举报

nihaoa_2009
发表于 2009-2-8 22:17:54 | 显示全部楼层

d

dsafdsafsadfsdafsdfasfasf
回复 支持 反对

举报

sadousadou
发表于 2009-2-16 12:09:10 | 显示全部楼层
逗人的？
回复 支持 反对

举报

dongdongx
发表于 2009-2-21 19:07:36 | 显示全部楼层
thnks
回复 支持 反对

举报

sandyenjoy
发表于 2009-3-18 14:55:54 | 显示全部楼层
hao ,谢谢
回复 支持 反对

举报

xiaojingam
发表于 2009-3-26 19:58:32 | 显示全部楼层
meiyou kandao a !
回复 支持 反对

举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 08:35 , Processed in 0.118701 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表