设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合verilog语法下载

123 4 5 6 7 / 7 页下一页

返回列表发新帖

楼主: milano_h

可综合verilog语法下载

发表于 2008-12-12 09:35:45 | 显示全部楼层

多谢共享！

回复支持反对

jiangnannan1007

发表于 2009-1-12 22:55:27 | 显示全部楼层

好好

真的不错。哈哈

回复支持反对

发表于 2009-1-13 07:34:10 | 显示全部楼层

http://www.pup6.com/ebook.htm

http://www.pup6.com/ebook.htm

回复支持反对

发表于 2009-1-13 15:40:19 | 显示全部楼层

没有看到呀！

回复支持反对

发表于 2009-1-13 16:02:11 | 显示全部楼层

不错不错

回复支持反对

发表于 2009-1-18 11:15:08 | 显示全部楼层

还能不能下哦

回复支持反对

发表于 2009-1-18 15:56:27 | 显示全部楼层

好东西，看看那

回复支持反对

发表于 2009-1-24 17:45:26 | 显示全部楼层

thank you

回复支持反对

发表于 2009-2-4 15:57:46 | 显示全部楼层

thanks for your share

回复支持反对

发表于 2009-2-4 16:04:19 | 显示全部楼层

thanks for your share and thanks very much

回复支持反对

123 4 5 6 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 08:51 , Processed in 0.135687 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表