设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 入门级经典《Verilog HDL Synthesis A Practical Primer ...

1 ... 29 30 31 323334 35 36 37 ... 51 / 51 页下一页

返回列表发新帖

楼主: saint318

入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版

发表于 2010-10-3 21:50:01 | 显示全部楼层

非常好，原来是我以前读过的

回复支持反对

发表于 2010-10-18 21:42:33 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2010-10-18 22:25:54 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2010-10-18 22:33:21 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2010-10-19 09:54:48 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-10-22 09:16:42 | 显示全部楼层

谢谢，楼主了.........

回复支持反对

发表于 2010-10-23 22:46:42 | 显示全部楼层

回复 2# saint318

谢谢，呵呵！！！

回复支持反对

发表于 2010-10-23 23:51:39 | 显示全部楼层

ddddddddddddddddddddd

回复支持反对

xidian_wmyyxqxa

发表于 2010-10-30 10:17:55 | 显示全部楼层

中英文的看起来还不错啊，可以互相参考

回复支持反对

发表于 2010-10-30 11:50:47 | 显示全部楼层

dddddddddd

回复支持反对

1 ... 29 30 31 323334 35 36 37 ... 51 / 51 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-19 04:53 , Processed in 0.086093 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表