设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 入门级经典《Verilog HDL Synthesis A Practical Primer ...

1 ... 44 45 46 47 48 49 505152 / 52 页下一页

返回列表发新帖

楼主: saint318

入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版

发表于 2019-12-20 14:40:10 | 显示全部楼层

支持一下。

回复支持反对

发表于 2019-12-20 15:19:51 | 显示全部楼层

lvery nice thanks for sharing

回复支持反对

发表于 2019-12-20 15:28:06 | 显示全部楼层

谢谢

回复支持反对

发表于 2019-12-29 17:14:29 | 显示全部楼层

好东西,感谢分享!!

回复支持反对

发表于 2020-4-5 21:38:48 | 显示全部楼层

thanks~

回复支持反对

发表于 2020-4-5 21:46:18 | 显示全部楼层

thank u~

回复支持反对

发表于 2020-4-13 20:22:12 | 显示全部楼层

厉害了！！！

回复支持反对

发表于 2020-4-27 17:47:50 | 显示全部楼层

ganxie

回复支持反对

发表于 2020-4-29 00:42:34 来自手机 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2020-4-29 09:30:43 | 显示全部楼层

感谢楼主分享资料

回复支持反对

1 ... 44 45 46 47 48 49 505152 / 52 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-16 17:27 , Processed in 0.082477 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表