设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 状态机的经典教材FSM-Based Digital Design Using Veril ...
1 ...234567891011... 47下一页
返回列表 发新帖
楼主: like027

状态机的经典教材FSM-Based Digital Design Using Verilog HDL

[复制链接]
阿基里奥斯
发表于 2008-11-16 19:27:23 | 显示全部楼层

god！ I love this!

I want to improve my FSM design capability!
回复 支持 反对

举报

study0558
发表于 2008-11-16 19:35:07 | 显示全部楼层
必须要下  呵呵
回复 支持 反对

举报

急行军
发表于 2008-11-23 17:06:17 | 显示全部楼层
bu错不错
回复 支持 反对

举报

Belle_Zirou
发表于 2008-11-27 03:52:39 | 显示全部楼层

@@

xiaguole
回复 支持 反对

举报

ouqingyv
发表于 2008-12-12 22:14:27 | 显示全部楼层
谢谢楼主!
回复 支持 反对

举报

ouqingyv
发表于 2008-12-12 22:16:49 | 显示全部楼层
正在研究这个
回复 支持 反对

举报

ouqingyv
发表于 2008-12-12 22:19:11 | 显示全部楼层
好东西啊
回复 支持 反对

举报

zdm1985zdm
发表于 2008-12-12 22:28:52 | 显示全部楼层
谢谢楼主。。。
回复 支持 反对

举报

hongqi
发表于 2008-12-16 09:58:42 | 显示全部楼层

楼主辛苦，下载看看

楼主辛苦，下载看看
回复 支持 反对

举报

lu_regal
发表于 2008-12-16 10:53:17 | 显示全部楼层
谢谢分享，好东西，大家爱阿
回复 支持 反对

举报

下一页 »
1 ...234567891011... 47下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-3 05:55 , Processed in 0.152096 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表